MidFull TimeSV
Prevas söker en FPGA-konsult för uppdrag på plats hos en av våra kunder i Stockholmsområdet.
Beskrivning av uppdragets innehåll:
Uppdraget innebär FPGA-utveckling på plats i ett av kundens utvecklingsteam.
Kompetenskrav (in English):
4+ years of experience in HDL design in a multi-clock environment for FPGA implementation
Linux experience
System Verilog as main HDL
Worked with medium to large designs
Experience of designing and working with fully custom, in-house built System Verilog modules
Experience of working with integration and configuration of FPGA Vendor IPs
Optimization of calculation heavy algorithms on RTL level
STA analysis and requirements
Experienced in timing-critical FPGA design and timing closure
Experience in writing timing constraints for multi-clock domain designs
Verification using System Verilog and Python
Worked with SOC FPGAs, i.e. with hardened CPU
High speed IO, DDR , PCIe and MIPI
AMD Xilinx tool chain
Board bring-up & debugging
Use of Vivado ILA
Scripting, mainly in Python
Electronics and Electronic lab tools fundamentals (Multimeter, Osciloscope)
Digital Signal Processing fundamentals
Comfortable with simulation tools and writing testbenches
Geografi: Stockholmsområdet
Uppdragslängd: Start runt månadsskiftet maj/juni, långsiktigt uppdrag
Sista ansökningsdag: 2026-03-09. Oftast är det bra att ligga steget före och presentera bra CV:n för uppdragsgivaren före sista ansökningsdatum.
Kontaktperson på Prevas: peter.olsson@prevas.se
Om du är intresserad av uppdraget visar du intresse genom att ansöka via knapparna nedan. Vi kommer inom kort höra av oss till de kandidater som är mest lämpade för uppdraget.
Processen för partneruppdrag går ofta snabbt så skicka din intresseanmälan så snart som möjligt.
Välkommen med din intresseanmälan!